Zapytanie ofertowe nr 2/07/2026/FEPK11B

Układy FPGA oraz pamięci FPGA Przedmiotem zamówienia jest zakup i dostawa układów FPGA oraz pamięci FPGA niezbędnych do budowy prototypu systemu o parametrach technicznych nie gorszych niż: 1) Bezpośrednio programowalna macierz bramek (FPGA) wykonana w 28 nm technologii HKMG, 102400 elementów logicznych, 16000 konfigurowalnych bloków logicznych, maksymalnie 1100 Kb rozproszonej pamięci RAM, 160 przetworników sygnału cyfrowego (DSP), maksymalnie 4320 Kb blokowej pamięci RAM, jeden podwójny 12-bitowy przetwornik analogowo-cyfrowy, 8 banków wejść/wyjść, 400 wejść/wyjść, interfejs pamięci 800 Mb/s, obudowa typu BGA z rozstawem kulek 1.0 mm, napięcie wejść/wyjść w zakresie od 1.2V do 3.3V. Ilość: 6 sztuk. 2) Bezpośrednio programowalna macierz bramek (FPGA) wykonana w 28 nm technologii HKMG, 101440 elementów logicznych, 15850 konfigurowalnych bloków logicznych, maksymalnie 1188 Kb rozproszonej pamięci RAM, 240 przetworników sygnału cyfrowego (DSP), maksymalnie 4860 Kb blokowej pamięci RAM, jeden podwójny 12-bitowy przetwornik analogowo-cyfrowy, 6 banków wejść/wyjść, 210 wejść/wyjść, interfejs pamięci 1066 Mb/s, obudowa typu BGA z rozstawem kulek 0.8 mm, napięcie wejść/wyjść w zakresie od 1.2V do 3.3V. Ilość: 6 sztuk. 3) Pamięć typu flash, interfejs szeregowy SPI, pojemność 128 Mb, częstotliwość 133 MHz, szybkość odczytu 66 MBps, min. 100 tyś. cykli programowania i kasowania na sektor, typowy czas programowania strony 0.4 ms, typowy czas kasowania sektora 45 ms, napięcie zasilania 2.7 do 3.6 V, programowa i sprzętowa ochrona przed zapisem, obudowa typu WSON z 8 pinami. Ilość: 2 sztuki. 4) Pamięć typu flash, interfejs szeregowy SPI, pojemność 128 Mb, częstotliwość 133 MHz, szybkość odczytu 17 MBps, min. 100 tyś. cykli programowania i kasowania, typowy czas programowania strony 250 µs, typowy czas kasowania sektora 520 ms, napięcie zasilania 2.7 do 3.6 V, tryb autobootowania, zaawansowana ochrona sektorów, obudowa typu SOIC z 16 pinami. Ilość: 2 sztuki. 5) Pamięć typu SRAM, pojemność 8 Mb, organizacja 512 tys. słów x 16 bitów, czas dostępu 10 ns, prąd zasilania 95 mA, napięcie zasilania 2.4 do 3.6 V, wejścia i wyjścia zgodne z TTL, obudowa typu TSOP z 44 pinami. Ilość: 2 sztuki. 6) Pamięć typu SRAM, pojemność 2 Mb, organizacja 131072 słów x 16 bitów, czas dostępu 12 ns, prąd zasilania 55 mA, napięcie zasilania 2.4 do 3.6 V, moc czynna 135 mW, obudowa typu mBGA o wymiarach 6 x 8 mm z 48 pinami. Ilość: 2 sztuki. 7) Pamięć typu SDRAM, pojemność 4 Gb, organizacja 512M x 8, szybkość transmisji danych 2400 Mbps, timingi pamięci CL-tRCD-tRP 16-16-16, napięcie zasilania 1.2 V, obudowa typu FBGA z 78 pinami. Ilość: 2 sztuki. 8) Pamięć typu SDRAM, pojemność 128 Mb, konfiguracja 1 Meg x 32 x 4 banki, częstotliwość zegara 167 MHz, timingi pamięci tRCD-tRP-CL 3-3-3, napięcie zasilania od 3 V do 3.6 V, czas dostępu 5.4 ns, obudowa typu VFBGA z 90 pinami. Ilość: 2 sztuki. Przedmiot zapytania stanowić będzie element systemu i musi być kompatybilny z budowanym prototypem. Jeżeli w zapytaniu ofertowym lub jakimkolwiek załączniku wskazano znaki towarowe lub nazwy własne produktów, to należy przyjąć, że są one uzasadnione specyfiką przedmiotu zamówienia i mają na celu jedynie wskazanie wymagań w zakresie jakości i parametrów przedmiotu zamówienia z uwagi na brak innych dostatecznie dokładnych określeń, które pozwalałyby opisać przedmiot zamówienia w sposób jednoznaczny i wyczerpujący. Należy przyjąć, że każdemu odwołaniu do znaku towarowego lub nazwy własnej towarzyszą słowa „lub równoważne”. W przypadku zaoferowania podzespołu równoważnego Oferent musi dołączyć specyfikację techniczną określającą równoważność oferowanego podzespołu potwierdzającą spełnienie wymagań technicznych opisanych w zapytaniu ofertowym.