Zapytanie ofertowe nr 1/07/2026/FEPK11B

płytki FPGA oraz układy ewaluacyjne 1. Przedmiotem zamówienia jest zakup i dostawa płytek FPGA oraz układów ewaluacyjnych niezbędnych do budowy prototypu systemu o parametrach technicznych nie gorszych niż: 1) Płytka rozwojowa do układów bezpośrednio programowalnych macierzy bramek (FPGA), zawierająca: układ FPGA o parametrach: 101440 elementów logicznych, 4860 Kb blokowej pamięci RAM, 128 MiB pamięci DDR2, 6 zegarów z PLL, 240 elementów DSP, częstotliwość wewnętrznego zegara przekraczająca 450 MHz, wbudowany przetwornik analogowo-cyfrowy; programowanie poprzez JTAG i Flash, zasilanie z portu USB lub zewnętrznego zasilacza, złącze kart microSD, Ethernet 10/100, mostek USB-UART; akcelerometr 3-osiowy, mikrofon PDM, wyjście audio PWM, czujnik temperatury, dwa 4-cyfrowe 7-segmentowe wyświetlacze, USB HID do podłączenia myszy, klawiatury lub pamięci, 16 przełączników, 16 LED-ów, 2 trójkolorowe LED-y, wyjście VGA 12-bitowe, 4 złącza Pmod, złącze Pmod dla sygnału przetwornika analogowo-cyfrowego. Ilość: 2 sztuki. 2) Zestaw ewaluacyjny na płytce PCB do układów bezpośrednio programowalnych macierzy bramek (FPGA), zawierający: układ FPGA o parametrach: 102400 elementów logicznych, 1100 Kb pamięci DRAM, 4320 Kb blokowej pamięci RAM, 160 elementów DSP, 1 przetwornik analogowo-cyfrowy, 400 wejść/wyjść (I/O), 8 elementów zarządzania zegarem (1 MMCM + 1 PLL), 1 konfiguracja bloku AES/HMC, interfejs pamięci 800 Mb/s, obudowa z rozstawem pinów 1.0 mm; interfejsy konfiguracyjne: JTAG, SPI, QSPI; 5 przycisków użytkownika, 16 przełączników DIP, 8 diod użytkownika, kontroler systemu; 6 złącz Pmod, 1 złącze FMC LPC, 2 złącza RJ-45 Etherent 3-prędkościowe, mostek UART do USB; wyjście HDMI, interfejs kamery MIPI-CSI, interfejs wyświetlacza MIPI-DSI; pamięć DDR3L 4Gb, pamięć flash Quad-SPI 1 Gb, pamięć EEPROM I2C 32 Kb; zegar programowalny I2C, złącze zasilania 12 V; przewód Ethernet, przewód mikroUSB, zasilacz z kablem. Ilość: 2 sztuki. 3) Płytka rozwojowa do układów bezpośrednio programowalnych macierzy bramek (FPGA), zawierająca: układ FPGA o parametrach: 33280 elementów logicznych, 1800 Kb blokowej pamięci RAM, 5 zegarów z PLL, 90 elementów DSP, częstotliwość wewnętrznego zegara przekraczająca 450 MHz, wbudowany przetwornik analogowo-cyfrowy, 106 wejść/wyjść (I/O); programowanie poprzez port USB-JTAG, zasilanie z portu USB lub zewnętrznego zasilacza, 12-bitowe wyjście VGA, mostek USB-UART, szeregowa pamięć Flash, wyświetlacz 4-cyfrowy 7-segmentowy, USB HID do podłączenia myszy, klawiatury lub pamięci, 16 przełączników użytkownika, 16 LED-ów użytkownika, 5 przycisków użytkownika, 3 złącza Pmod, złącze Pmod dla sygnału przetwornika analogowo-cyfrowego. Ilość: 2 sztuki. 4) Moduł ewaluacyjny radaru, częstotliwość od 24 GHz do 24.25 GHz, wykorzystanie sygnałów radiowych o modulowanej częstotliwości fali ciągłej (FMCW); jednoczesne wykrywanie odległości, prędkości, pozycji kątowej wielu obiektów; zintegrowany układ anten w schemacie radaru o wielu wejściach i wyjściach (MIMO); rozdzielczość 60 cm na odległości 200 m; 2 anteny nadawcze, 4 anteny odbiorcze, 24 GHz nadawczy monolityczny mikrofalowy układ scalony (MMIC), 24 GHz odbiorczy MMIC, 13 GHz syntezator częstotliwości pętli synchronizacji fazowej (PLL), 4-kanałowy 16-bitowy przetwornik ADC, cyfrowy procesor sygnału (DSP); szerokość wiązki 3 dB = 75° w azymucie i 15° w elewacji, estymacja kąta MIMO = 20°; napięcie zasilania 5 V, prąd zasilania 780 mA, maksymalna moc wyjściowa RF 8 dBm; oprogramowanie ewaluacyjne na komputer PC; całość zintegrowana na płytce drukowanej o wymiarach nie większych niż 86 x 55 mm. Ilość: 1 sztuka. 5) Płytka ewaluacyjna mikrofalowego szerokopasmowego syntezatora częstotliwości ze zintegrowanym oscylatorem sterowanym napięciem (VCO) do pętli synchronizacji fazowej (PLL); zakres częstotliwości wyjściowej syntezatora od 800 MHz do 12.8 GHz; jitter = 18 fsRMS (szerokość pasma integracji: 100 Hz do 100 MHz), jitter = 27 fsRMS (metoda ADC SNR); szerokopasmowy poziom szumów: −160 dBc/Hz przy 12 GHz; pętle synchronizacji fazowej (PLL) o specyfikacjach: −239 dBc/Hz: znormalizowany wewnątrzzakresowy poziom szumów fazowych, −147 dBc/Hz: znormalizowany wewnątrzpasmowy szum 1/f, częstotliwość detektora fazy do 500 MHz, referencyjna częstotliwość wejściowa do 1000 MHz; typowy fałszywy fPFD: −95 dBc przy fOUT = 12 GHz; wejście odniesienia do specyfikacji opóźnienia wyjścia: współczynnik temperaturowy: 0,03 ps/°C, wielkość kroku regulacji: < ±0,1 ps; zasilanie 3,3 V i 5 V; zintegrowany interfejs USB, złącza zasilania, oscylator referencyjny, filtr pętlowy, ścieżki kalibracyjne opóźnienia propagacji, złącza subminiaturowe SMA wersja A, złącze komunikacyjne 120-pinowe; napięcie zasilania zewnętrznego 6 V; płytka kontrolera do połączenia modułu z PC, oparta o silnik USB-szeregowy, z dostępnymi peryferiami SPI, I2C, GPIO, połączenie z komputerem poprzez USB 2.0, złącze 120-pinowe do połączenia z modułem; oprogramowanie do sterowania funkcjami syntezatora oparte na systemie operacyjnym typu Windows lub równoważnym. Ilość: 1 sztuka. 6) Płytka ewaluacyjna monolitycznego mikrofalowego układu scalonego (MMIC), ze zintegrowanymi filtrami wysokoprzepustowym (HPF) i dolnoprzepustowym (LPF), z cyfrowo dostrajalną częstotliwością; zakres częstotliwości od 6.6 GHz do 11.9 GHz, niezależna kontrola częstotliwości (3dB) dla częstotliwości 1 do 5 GHz, rozdzielczość filtra HPF 0.33 GHz, rozdzielczość filtra LPF 0.35 GHz, optymalne tłumienie szerokopasmowe 35 dB, zakres temperatur od -55 °C do +105 °C; zawiera generator napięcia ujemnego, regulator LDO, 120-pinowy interfejs do podłączenia płytki kontrolera pozwalającej na połączenie z komputerem, programowanie poprzez logiczny interfejs równoległy lub szeregowy interfejs SPI; napięcie zasilania 5 V przez złącze USB płytki kontrolera lub zasilanie poprzez dwa zewnętrzne zasilacze; oprogramowanie ewaluacyjne, do analizy i kontroli. Ilość: 1 sztuka. 7) Płytka ewaluacyjna wzmacniacza niskoszumowego, zakres częstotliwości od 1 GHz do 20 GHz, wysoka trwałość mocy wejściowej RF: 32 dBm; zintegrowane kondensatory sprzęgające AC i cewka polaryzacji; pojedyncze zasilanie dodatnie: 5 V z IDQ = 175 mA; pin regulacji prądu drenu RBIAS; wzmocnienie: 13 dB typowo od 2 GHz do 18 GHz, OIP3: 28 dBm typowo od 2 GHz do 18 GHz, OIP2: 48 dBm typowo od 2 GHz do 18 GHz; płytka drukowana z portami RFIN i RFOUT, wyposażonymi w złącza koaksjalne żeńskie 2.9 mm, impedancja ścieżki RF 50 Ω. Ilość: 2 sztuki. Przedmiot zapytania stanowić będzie element systemu i musi być kompatybilny z budowanym prototypem. Jeżeli w zapytaniu ofertowym lub jakimkolwiek załączniku wskazano znaki towarowe lub nazwy własne produktów, to należy przyjąć, że są one uzasadnione specyfiką przedmiotu zamówienia i mają na celu jedynie wskazanie wymagań w zakresie jakości i parametrów przedmiotu zamówienia z uwagi na brak innych dostatecznie dokładnych określeń, które pozwalałyby opisać przedmiot zamówienia w sposób jednoznaczny i wyczerpujący. Należy przyjąć, że każdemu odwołaniu do znaku towarowego lub nazwy własnej towarzyszą słowa „lub równoważne”. W przypadku zaoferowania podzespołu równoważnego Oferent musi dołączyć specyfikację techniczną określającą równoważność oferowanego podzespołu potwierdzającą spełnienie wymagań technicznych opisanych w zapytaniu ofertowym.